一、硅片表面不良
1.表面合金點。形成表面合金點的主要原因是表面濃度過高。
(1)預(yù)淀積時攜帶源的氣體流量過大。如CVD預(yù)淀積時源的濃度過高,液態(tài)源預(yù)淀積時通源的氣體流量過大或在通氣時發(fā)生氣體流量過沖;
(2)源溫過高,使擴(kuò)散源的蒸氣壓過大;
(3)源的純度不高,含有雜質(zhì)或水份;
(4)預(yù)淀積時擴(kuò)散溫度過高,時間太長;
為了改善高濃度擴(kuò)散的表面,常在濃度較高的預(yù)淀積氣氛中加一點氯氣,防止合金點產(chǎn)生。
2.表面黑點或白霧。這是擴(kuò)散工藝中經(jīng)常出現(xiàn)的表面問題。一般在顯微鏡下觀察是密布的小黑點,在聚光燈下看是或濃或淡的白霧。產(chǎn)生的原因主要有:
(1)硅片表面清洗不良,有殘留的酸性水汽;
(2)純水或化學(xué)試劑過濾孔徑過大,使純水或化學(xué)試劑中含有大量的懸浮小顆粒(肉眼觀察不到);
(3)預(yù)淀積氣氛中含有水分;
(4)擴(kuò)散N2中含有水分;
(5)硅片在擴(kuò)散前暴露在空氣中時間過長,表面吸附酸性氣氛;
3.表面凸起物。主要是由較大粒徑的顆粒污染經(jīng)過高溫處理后形成的。如灰塵、頭屑、纖維等落在硅片表面,或石英管內(nèi)的粉塵、硅屑等在進(jìn)出舟時濺到硅片表面。表面凸起物一般在日光燈下用肉眼可以看到。
4.表面氧化層顏色不一致。通常是用CVD預(yù)淀積時氧化層厚度不均勻;有時也可能是擴(kuò)散時氣體管路泄漏引起氣氛紊亂;氣體還有雜質(zhì),使擴(kuò)散過程中生長的氧化層不均勻,造成氧化層表面發(fā)花;
5.硅片表面滑移線或硅片彎曲。這是硅片在高溫下的熱應(yīng)力引起的,一般是由進(jìn)出舟速度過快,硅片間隔太小,石英舟開槽不合適等引起的。
6.硅片表面劃傷,邊緣缺損,或硅片開裂等,通常是由操作不當(dāng)造成的。也有石英舟制作不良(放片子的槽不在同一平面上或槽開的太窄,卡片子)的因素。
二、漏電流大
漏電流大在集成電路失效的諸因素中通常占據(jù)第一位。造成集成電路漏電流大的原因很多,幾乎涉及到所有的工序。主要有:
(1)表面沾污(主要是重金屬離子和堿金屬離子)引起的表面漏電;
(2)Si-SiO2界面的正電荷,如鈉離子、氧空位,界面態(tài)等引起的表面溝道效應(yīng),在p型區(qū)形成反型層或耗盡層,造成電路漏電流偏大;
(3)氧化層的缺陷(如針孔等)破壞了氧化層在雜質(zhì)擴(kuò)散時的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電;
(4)硅片(包括外延層)的缺陷引起雜質(zhì)擴(kuò)散時產(chǎn)生管道擊穿;
(5)隔離再擴(kuò)散深度和濃度不夠,造成隔離島間漏電流大(嚴(yán)重時為穿通);
(6)基區(qū)擴(kuò)散前有殘留氧化膜或基區(qū)擴(kuò)散濃度偏低,在發(fā)射區(qū)擴(kuò)散后表現(xiàn)為基區(qū)寬度小,集電極-發(fā)射極間反向擊穿電壓低,漏電流大;
(7)發(fā)射區(qū)擴(kuò)散表面濃度太低,引起表面復(fù)合電流;
(8)引線孔光刻套偏和側(cè)向腐蝕量過大后,由AL布線引起的短路漏電流;
(9)AL合金溫度過高或時間過長,引起淺結(jié)器件發(fā)射結(jié)穿通;
減少或控制集成電路的漏電流,需要在整個制造過程中全面、綜合地管理,防止有可能導(dǎo)致漏電的各個因素的產(chǎn)生。從某種意義上說,漏電流的控制水平反映了集成電路生產(chǎn)線的管理水平和技術(shù)水平。
三、薄層電阻偏差
薄層電阻偏差超規(guī)范是擴(kuò)散工藝最常見的質(zhì)量問題,造成薄層電阻偏差的主要因素有:
(1)擴(kuò)散爐溫失控或不穩(wěn)定;
(2)用CVD法預(yù)淀積時,氣體流量不穩(wěn)定或熱板溫度不穩(wěn)定;
(3)用其他方法預(yù)淀積時,攜帶源的氣體流量不穩(wěn)定,或源溫失控;
(4)預(yù)淀積或在擴(kuò)散時氣體管路泄漏或氣體含有雜質(zhì);
(5)光刻腐蝕后有殘留氧化膜或在清洗過程中產(chǎn)生較厚的自然氧化膜(大于2nm)阻礙了雜質(zhì)擴(kuò)散;
(6)預(yù)淀積或在擴(kuò)散過程中設(shè)備的故障或誤動作;
(7)操作人員的誤操作;
四、器件特性異常
器件特性異常主要是在發(fā)射區(qū)再擴(kuò)散和合金后檢測器件的擊穿電壓異常;Hfe不合規(guī)范,小電流下測的Hfe過低,穩(wěn)壓二極管穩(wěn)壓值不合規(guī)范;電阻呈非線性等。
1.擊穿點壓異常
異常一般有低壓擊穿、分段擊穿、軟擊穿、二次擊穿和擊穿電壓蠕變等。影響擊穿點壓的因素比較多,有些擊穿異常如二次擊穿,不僅設(shè)計芯片制造工藝,還和晶體管的設(shè)計、后工序的組裝等有關(guān),這里僅就擴(kuò)散工藝有關(guān)的問題作一些分析。
(1)表面漏電大,可引起軟擊穿、分段擊穿、擊穿電壓蠕變等異常現(xiàn)象;
(2)由缺陷造成的擴(kuò)散雜質(zhì)管道穿通和隔離擴(kuò)散深度不夠,會產(chǎn)生分段擊穿;
(3)由于基區(qū)寬度太窄或發(fā)射區(qū)擴(kuò)散后造成發(fā)射極和集電極短路,會使擊穿電壓降低,甚至為零。造成這種現(xiàn)象的工藝原因是基區(qū)擴(kuò)散濃度過低或發(fā)射區(qū)擴(kuò)散結(jié)深過深,發(fā)射區(qū)再擴(kuò)散時Hfe調(diào)整過大也會使擊穿電壓降低;
(4)Si-SiO2界面電荷密度高,尤其是可動離子密度過高,常常會引起擊穿電壓的不穩(wěn)定,造成擊穿電壓的蠕變。有時測試試片表面處理不好也會發(fā)現(xiàn)擊穿電壓蠕變的現(xiàn)象。
2.Hfe異常原因
(1)基區(qū)擴(kuò)散異常?;鶇^(qū)擴(kuò)散濃度過低(薄層電阻大)會使Hfe很容易調(diào)整過大;基區(qū)擴(kuò)散濃度過高(薄層電阻?。笻fe很難調(diào)大?;鶇^(qū)擴(kuò)散的不均勻性會使發(fā)射區(qū)再擴(kuò)散后Hfe也很不均勻;
(2)發(fā)射區(qū)光刻腐蝕后有殘留氧化膜,使發(fā)射區(qū)預(yù)淀積雜質(zhì)的擴(kuò)散受到阻擋,Hfe很難調(diào)大;
(3)發(fā)射區(qū)預(yù)淀積濃度異常,使Hfe很難調(diào)整;
(4)發(fā)射區(qū)再擴(kuò)散時間偏短,則Hfe偏低,發(fā)射區(qū)再擴(kuò)散時間偏長則Hfe偏大。一般因時間控制不當(dāng)很容易造成擴(kuò)散過頭的現(xiàn)象使Hfe偏大;
(5)表面漏電或可動離子密度過高,會使小電流Hfe偏小。提高小電流Hfe的方法通常是采取通H2合金;
3.電阻呈非線性
電阻呈非線性主要是由于鋁引線的接觸不良引起的,通常的工藝原因是引線孔刻蝕不凈,有殘膜(氧化膜或殘膠等)。
原標(biāo)題:擴(kuò)散工藝常見問題分析